启动I2C装备的道理及方式，领会输出输入型端口的模子及掌握达成，终究达成智能靠近编制的整体想象。

　　主器件用于煽动总线传递数据，并发生时钟以绽放传递的器件，此时所有被寻址的器件均被以为是从器件．在总线上主和从、发和收的联络不是恒定的，而取决于此时数据传递标的目的。若是主秘要发送数据给从器件，则主机起首寻址从器件，尔后自动发送数据至从器件，终末由主机停止数据传递；若是主秘要吸收从器件的数据，起首由主器件寻址从器件．尔后主机吸收从器件发送的数据，终末由主机停止吸收进程。在这类环境下．主机认真发生定常常钟和停止数据传递。

　　发送到SDA 线 位，屡屡传输能够发送的字节数目不受管束。每一个字节后必需跟一个相应位。起首传输的是数据的最高位（MSB），若是从秘要结束一点儿其余功效后（比方一个内部间断办事法式）才略吸收或发送下一个完备的数据字节，可使时钟线SCL 连结低电平，唆使主机加入期待状况，当从机筹办好吸收下一个数据字节并开释时钟线SCL 后数据传输接续。

　　在时钟线SCL连结高电日常平凡代，数据线SDA上的电平被拉低（即负跳变），界说为I2C总线总线的煽动旌旗灯号，它标记着一次数据传输的开端。煽动旌旗灯号是一种电平跳变时序旌旗灯号，而不是一个电平旌旗灯号。煽动旌旗灯号是由主控器自动成立的，在成立该旌旗灯号以前I2C总线必需处于闲暇状况。

　　数据传输必需带相应，相干的响合时钟脉冲由主机发生。在相应的时钟脉冲时代，发送器开释SDA 线（上拉电阻拉高），吸收器必需将SDA 线拉低，使它在这个时钟脉冲的高电日常平凡代连结不变的低电平，这类环境下是应对，若是在这个时钟脉冲的高电日常平凡代SDA线不被拉低则透露表现不应对。凡是被寻址的吸收器在吸收到的每一个字节后，必需发生一个应对。当从机吸收器不该对时，主机发生一个截至或反复肇端前提。

　　常见的I²C总线依传输速度的差别而有不一样的形式：尺度形式（100 Ktaste/s）、低速形式（10 Ktaste/s），但时钟频次可被许可降落至零，这代表能够停息通讯。而新一代的I2C总线能够和更多的节点（撑持10比拿手度的地点空间）以更快的速度通讯：倏地形式（400 Ktaste/s）、高速形式（3.4 Mtaste/s）。

　　上图为靠近光传感器APDS*901模块电路，与FPGA硬件接口有I2C总线（SCL、SDA）和间断旌旗灯号INT，APDS*901是博通公司的集成情况光induration、红外光IR和靠近间隔传感器，拥有体积小、低功耗等长处，被少量利用于手机、札记本、相机、液晶显现器等电子产物上，情况光induration能够按照内部情况调理装备屏幕显现亮度，靠近间隔传感器能够按照利用处景达成产物对应利用，比方接听德律风时掌握手组织闭显现等，接口采取I2C总线C倏地形式。

　　可归纳Veriindex模块想象中必需有端口生计，端口有输出inplace，输入discoverplace，双向indiscover，对输出和输入型端口咱们很好认识，咱们来领会一下双向端口旌旗灯号的处置。

　　在芯片中为了管脚复用，良多管脚都是双向的乐鱼，既能够输出你也可以输入。在Veriindex中即为indiscover型端口。Indiscover端口的达成是利用三态门，三态门的第三个状况是高阻态Z。在现实电路中高阻态表示着相应的管脚悬空、断开。

　　I2C时序能够合成成根本单位（煽动、截至、发送、吸收、发应对、读应对），全部I2C通讯都是由这些单位依照不一样的挨次拉拢，咱们想象一个状况机，将这些根本单位做成状况，掌握状况机的跳转就可以达成I2C通讯时序。主机屡屡发送数据都要吸收判定从机的相应，屡屡吸收数据也要向从机发送相应，于是发送单位和读应对单位能够归并，吸收单位和写应对单位能够归并。